![]() |
Electronic Components Datasheet Search |
|
TLV320AIC12 Datasheet(PDF) 4 Page - Texas Instruments |
|
|
TLV320AIC12 Datasheet(HTML) 4 Page - Texas Instruments |
4 / 50 page ![]() v Contents Section Title Page 1 Introduction 1–1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.1 Description 1–1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.2 Features 1–1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.3 Functional Block Diagram 1–3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 Terminal Descriptions 2–1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.1 Ordering Information 2–1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.2 Terminal Functions 2–1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3 Definitions and Terminology 2–2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 Functional Description 3–1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.1 Operating Frequencies 3–1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2 Internal Architecture 3–1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.1 Antialiasing Filter 3–1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.2 Sigma-Delta ADC 3–1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.3 Decimation Filter 3–1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.4 Sigma-Delta DAC 3–2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.5 Interpolation Filter 3–2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.6 Analog/Digital/Side-Tone Loopback 3–2 . . . . . . . . . . . . . . . . . . . 3.2.7 ADC PGA 3–2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.8 DAC PGA 3–2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.3 Analog Input/Output 3–2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.3.1 MIC Input 3–2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.3.2 INP and INM Input 3–3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.3.3 Single-Ended Analog Input 3–3 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.3.4 Analog Output 3–4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.4 IIR/FIR Control 3–4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.4.1 Overflow Flags 3–4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.4.2 IIR/FIR Bypass Mode 3–4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.5 System Reset and Power Management 3–4 . . . . . . . . . . . . . . . . . . . . . . . . 3.5.1 Software and Hardware Reset 3–4 . . . . . . . . . . . . . . . . . . . . . . . . 3.5.2 Power Management 3–5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.6 Digital Interface 3–5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.6.1 Clock Source (MCLK, SCLK) 3–5 . . . . . . . . . . . . . . . . . . . . . . . . . 3.6.2 Serial Data Out (DOUT) 3–5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.6.3 Serial Data In (DIN) 3–6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.6.4 Frame-Sync FS 3–6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.6.5 Cascade Mode and Frame-Sync Delayed (FSD) 3–6 . . . . . . . . 3.6.6 Stand-Alone Slave 3–6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.6.7 Asynchronous Sampling (Codecs in cascade are sampled at different sampling frequency) 3–6 . . . . . . . . . . . |