||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||

|||||||||||||||||

2015-07-0028

PT0552-2

8/18/15

11

PI4IOE5V9557

8-bit I

Application design-in information

Figure 10: Typical application

Device address configured as 0011100x for this example.

IO0, IO4, IO5 configured as outputs.

IO1, IO2, IO3 configured as inputs.

IO6, IO07 are not used.

Figure 9: Read input port register

Note: This figure assumes the command byte has previously been programmed with 00h.

Transfer of data can be stopped at any moment by a STOP condition. When this occurs, data present at the last acknowledge

phase is valid (output mode). Input data is lost.