||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||

|||||||||||||||||

2015-07-0028

PT0552-2

8/18/15

5

PI4IOE5V9557

8-bit I

Dynamic Characteristics

Table 3: Dynamic characteristics

Symbol

Parameter

Test Conditions

Standard

mode I

Fast mode I

Unit

Min

Max

Min

Max

SCL clock frequency

0

100

0

400

kHz

bus free time between a STOP and

START condition

4.7

-

1.3

-

μs

hold time (repeated) START condition

4.0

-

0.6

-

μs

set-up time for a repeated START

condition

4.7

-

0.6

-

μs

set-up time for STOP condition

4.0

-

0.6

-

μs

[1]

data valid acknowledge time

-

3.45

-

0.9

μs

[2]

data hold time

0

-

0

-

ns

data valid time

-

3.45

-

0.9

us

data set-up time

250

-

100

-

ns

LOW period of the SCL clock

4.7

-

1.3

-

μs

HIGH period of the SCL clock

4.0

-

0.6

-

μs

fall time of both SDA and SCL signals

-

300

-

300

ns

rise time of both SDA and SCL signals

-

1000

-

300

ns

pulse width of spikes that must be

suppressed by the input filter

-

50

-

50

ns

Port timing

Data output valid time

[3]

Pin IO0

-

250

-

250

ns

Pin IO1 to IO7

-

200

-

200

ns

Data input set-up time

0

-

0

-

ns

Data input hold time

200

-

200

-

ns

Reset timing

Reset pulse width

25

-

25

-

ns

Reset recovery time

0

-

0

-

ns

Reset time

1

-

1

-

us