LC75836W

No.A0428-9/18

2. When CL is stopped at the high level

Note: DD is the direction data.

• CCB address ....... "46H"

• D1 to D140 ......... Display data

• FC0 to FC2 ......... Common/segment output waveform frame frequency control data

• P0 to P2 .............. Segment output port/general-purpose output port switching control data

• OC ...................... RC oscillator operating mode/external clock operating mode switching control data

• SC ...................... Segments on/off control data

• BU ...................... Normal mode/power-saving mode control data

FC0

SC

B1

B0

D2

D1

0

0

0

1

0

D29

D24

D23

DD

2 bit

Control data

10 bit

Display data

36 bit

CCB address

8 bit

DI

CL

CE

B3

B2

A1

A0

A3

A2

1

0

1

D26

D25

D28

D27

D31

D30

D32

0

D36

D35

D34

P1

P0

P2

BU

0

0

D33

OC

FC1 FC2

0

B1

B0

0

0

0

1

0

0

D136

D110

D109

D135

DD

2 bit

Fixed data

14 bit

Display data

32 bit

CCB address

8 bit

B3

B2

A1

A0

A3

A2

1

0

1

0

000

01

1

00

0

0

0

0

0

D140

D139

D138

D137

D134

D133

D132

D131

0

B1

B0

0

0

0

1

0

D60

D38

D37

DD

2 bit

Fixed data

10 bit

Display data

36 bit

CCB address

8 bit

B3

B2

A1

A0

A3

A2

1

0

1

0

01

0

D64

D63

D62

D61

00

0

0

0

0

0

D59

D65 D66 D67 D68 D69 D70 D71 D72

0

B1

B0

0

0

0

1

0

D96

D74

D73

D95

DD

2 bit

Fixed data

10 bit

Display data

36 bit

CCB address

8 bit

B3

B2

A1

A0

A3

A2

1

0

1

0

00

1

00

0

0

0

0

0

D97 D98 D99 D100 D101 D102 D103 D104

D108

D107

D106

D105