Electronic Components Datasheet Search
  English  ▼

Delete All
ON OFF
ALLDATASHEET.COM

X  

Preview PDF Download HTML

M13S128324A-2M Datasheet(PDF) 3 Page - Elite Semiconductor Memory Technology Inc.

Part No. M13S128324A-2M
Description  Double-data-rate architecture, two data transfers per clock cycle
Download  48 Pages
Scroll/Zoom Zoom In 100% Zoom Out
Maker  ESMT [Elite Semiconductor Memory Technology Inc.]
Homepage  http://www.esmt.com.tw/index.asp
Logo 

M13S128324A-2M Datasheet(HTML) 3 Page - Elite Semiconductor Memory Technology Inc.

 
Zoom Inzoom in Zoom Outzoom out
 3 / 48 page
background image
ESMT
M13S128324A (2M)
Elite Semiconductor Memory Technology Inc.
Publication Date : Aug. 2011
Revision : 1.3
3/48
BALL CONFIGURATION (TOP VIEW)
(BGA144, 12mmX12mmX1.4mm Body, 0.8mm Ball Pitch)
DQS0
VSS
Thermal
DQ4
DQ6
DQ7
DQ17
DQ19
DQS2
DQ21
DQ22
CAS
CS
RAS
DM0
VDDQ
DQ5
VDDQ
DQ16
DQ18
DM2
DQ20
DQ23
WE
NC
NC
VSSQ
NC
VSSQ
VDD
VDDQ
VDDQ
NC
VDDQ
VDDQ
VDD
BA0
NC
DQ3
VDDQ
VSSQ
VSS
VSSQ
VSS
A0
BA1
2
345
6
789
VSSQ
VSSQ
VSSQ
VSSQ
DQ2
DQ1
VSSQ
VSSQ
VSS
A10
A1
A2
DQ0
VDDQ
VDD
VSS
VSS
VDD
A3
A11
DQ31
VDDQ
VDD
VSS
A4
A9
DQ29
DQ30
VSSQ
VSSQ
NC
A6
A5
VSS
VSS
Thermal
VSS
Thermal
VSS
Thermal
VSS
Thermal
VSS
Thermal
VSS
Thermal
VSS
Thermal
VSS
Thermal
VSS
Thermal
VSS
Thermal
VSS
Thermal
VSS
VDD
VSS
Thermal
VSS
Thermal
VSS
Thermal
VSS
Thermal
10
DQ28
VDDQ
VSSQ
VSS
VSS
A7
NC
VSSQ
NC
VSSQ
VDD
VDD
A8/AP
CLK
DM3
VDDQ
DQ26
VDDQ
CKE
CLK
DQS3
DQ27
DQ25
DQ24
NC
VREF
NC
DQ8
VDDQ
NC
DQ15
DQ13
DM1
DQ11
DQ9
NC
DQ14
DQ12
DQS1
DQ10
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
11
12
VDDQ
VDDQ
VDDQ
13
B
C
D
E
F
G
H
J
K
L
M
N
Pin Description
Pin Name
Function
Pin Name
Function
A0~A11,
BA0,BA1
Address inputs
- Row address A0~A11
- Column address A0~A7
A8/AP : AUTO Precharge
BA0, BA1 : Bank selects (4 Banks)
DM0~DM3
DM is an input mask signal for write data.
DM0 corresponds to the data on DQ0~DQ7;
DM1 corresponds to the data on DQ8~DQ15;
DM2 corresponds to the data on DQ16~DQ23;
DM3 corresponds to the data on DQ24~DQ31.
DQ0~DQ31
Data-in/Data-out
CLK, CLK
Clock input
RAS
Row address strobe
CKE
Clock enable
CAS
Column address strobe
CS
Chip select
WE
Write enable
VDDQ
Supply Voltage for DQ
VSS
Ground
VSSQ
Ground for DQ
VDD
Power
VREF
Reference Voltage for SSTL_2
DQS0~DQS3
(for FBGA)
Bi- directional Data Strobe.
DQS0 correspond to the data on DQ0~DQ7;
DQS1 correspond to the data on DQ8~DQ15;
DQS2 correspond to the data on DQ16~DQ23;
DQS3 correspond to the data on DQ24~DQ31.
NC
No connection


Html Pages

1  2  3  4  5  6  7  8  9  10  11  12  13  14  15  16  17  18  19  20  21  22  23  24  25  26  27  28  29  30  31  32  33  34  35  36  37  38  39  40  41  42  43  44  45  46  47  48 


Datasheet Download




Link URL




Privacy Policy
ALLDATASHEET.COM
Does ALLDATASHEET help your business so far?  [ DONATE ]  

About Alldatasheet   |   Advertisement   |   Datasheet Upload   |   Contact us   |   Privacy Policy   |   Alldatasheet API   |   Link Exchange   |   Manufacturer List
All Rights Reserved© Alldatasheet.com


Mirror Sites
English : Alldatasheet.com  |   English : Alldatasheet.net  |   Chinese : Alldatasheetcn.com  |   German : Alldatasheetde.com  |   Japanese : Alldatasheet.jp
Russian : Alldatasheetru.com  |   Korean : Alldatasheet.co.kr  |   Spanish : Alldatasheet.es  |   French : Alldatasheet.fr  |   Italian : Alldatasheetit.com
Portuguese : Alldatasheetpt.com  |   Polish : Alldatasheet.pl  |   Vietnamese : Alldatasheet.vn