 |
Electronic Components Datasheet Search |
|
|
Electronic Components Datasheet Search |
|
RM0352 Datasheet(PDF) 8 Page - STMicroelectronics |
|
||||||||||||||||||||||||||||||
RM0352 Datasheet(HTML) 8 Page - STMicroelectronics |
|
|
8 / 138 page  List of tables RM0352 8/138 DocID024647 Rev 1 Table 49. Watchdog PCell identification register WDTPCellID0-3 - part 4 . . . . . . . . . . . . . . . . . . . . . 46 Table 50. WDTPCellID0-3 register bit fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 Table 51. Expressions for calculating timer intervals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 Table 52. Summary of registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 Table 53. Control register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 Table 54. Raw interrupt status register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 Table 55. Masked interrupt status register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 Table 56. Peripheral identification register options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 Table 57. Timer peripheral ID0 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 Table 58. Timer peripheral ID1 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 Table 59. Timer peripheral ID2 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 Table 60. TimerPeriphID3 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 Table 61. PrimeCell ID0 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 Table 62. PrimeCell ID1 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 Table 63. PrimeCell ID2 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 Table 64. PrimeCell ID3 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 Table 65. SysTick registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67 Table 66. SysTick control and status register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 Table 67. SysTick reload value register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 Table 68. SysTick current value register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 Table 69. SysTick calibration value register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 Table 70. I 2 C register list . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 Table 71. I 2 C control register (I2C_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 Table 72. I 2 C slave control register (I2C_SCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77 Table 73. I 2 C master control register (I2C_MCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77 Table 74. I 2 C transmit FIFO register (I2C_TFR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . )79 Table 75. I 2 C status register (I2C_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80 Table 76. I 2 C receive FIFO register (I2C_RFR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 Table 77. I 2 C transmit FIFO threshold register (I2C_TFTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 Table 78. I 2 C receive FIFO threshold register (I2C_RFTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 Table 79. I 2 C baud-rate counter register (I2C_BRCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 Table 80. I 2 C interrupt mask set/clear register (I2C_IMSCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 Table 81. I 2 C raw interrupt status register (I2C_RISR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Table 82. I 2 C masked interrupt status register (I2C_MISR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Table 83. I 2 C interrupt clear register (I2C_ICR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 Table 84. I 2 C hold time data (I2C_THDDAT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 Table 85. I 2 C hold time START condition F/S (I2C_THDSTA_FST_STD) . . . . . . . . . . . . . . . . . . . . 94 Table 86. I 2 C setup time START condition F/S (I2C_TSUSTA_FST_STD) . . . . . . . . . . . . . . . . . . . . 95 Table 87. SMBUS slave control register (I2C_SMB_SCR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 Table 88. I 2 C peripheral identification register 0 (I2C_PERIPHID0) . . . . . . . . . . . . . . . . . . . . . . . . . . 96 Table 89. I 2 C peripheral identification register 1 (I2C_PERIPHID1) . . . . . . . . . . . . . . . . . . . . . . . . . . 96 Table 90. I 2 C peripheral identification register 2 (I2C_PERIPHID2) . . . . . . . . . . . . . . . . . . . . . . . . . . 97 Table 91. I 2 C peripheral identification register 3 (I2C_PERIPHID3) . . . . . . . . . . . . . . . . . . . . . . . . . . 97 Table 92. I 2 C PCell identification register 0 (I2C_PCELLID0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 Table 93. I 2 C PCell identification register 1 (I2C_PCELLID1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 Table 94. I 2 C PCell identification register 2 (I2C_PCELLID2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99 Table 95. I 2 C PCell identification register 3 (I2C_PCELLID3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99 Table 96. PrimeCell SSP register summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 Table 97. SSPCR0 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102 Table 98. SSPCR1 register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104 Table 99. SSPDR register bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105 Table 100. SSPSR register bit assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106 |
Similar Part No. - RM0352 |
|
Similar Description - RM0352 |
|
|
Link URL |
| Privacy Policy |
| ALLDATASHEET.COM |
| Does ALLDATASHEET help your business so far? [ DONATE ] |
About Alldatasheet | Advertisement | Datasheet Upload | Contact us | Privacy Policy | Link Exchange | Manufacturer List All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |
English ▼
English
Chinese
German
Japanese
Russian
Korean
Spanish
French
Italian
Portuguese
Polish
Vietnamese
Indian
Mexican
British
New Zealand
