PIN ASSIGNMENT

160–LEAD CARD EDGE MODULE

TOP VIEW

VSS

TIO1

TIO7

TIO5

TIO3

(RSVD) NC

VCC5

(RSVD) NC

(CADV) CAA4

VSS

COE

CWE5

CWE7

CWE1

VCC5

CWE3

CAB3

CALE

VSS

(RSVD) NC

(A4) NC

A6

A8

A10

VCC5

A17

VSS

A9

A14

A15

(RSVD) NC

PD0

PD2

PD4

VSS

(CLK0) NC

VSS

DQ63

VCC5

DQ61

DQ59

DQ57

81

82

83

84

85

86

87

88

89

90

91

92

93

94

95

96

97

98

99

100

101

102

103

104

105

106

107

108

109

110

111

112

113

114

115

116

117

118

119

120

121

122

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

39

40

41

42

VSS

TIO0

TIO2

TIO6

TIO4

NC (RSVD)

VCC3

TWE

CAA3 (CADS)

VSS

CWE4

CWE6

CWE0

CWE2

VCC3

CAB4 (CCS)

NC (GWE)

NC (BWE)

VSS

NC (A3)

A7

A5

A11

A16

VCC3

NC (A18)

VSS

A12

A13

NC (ADSP)

NC (CS/ECS1)

NC (ECS2)

PD1

PD3

VSS

NC (CLK1)

VSS

DQ62

VCC3

DQ60

DQ58

DQ56

43

44

45

46

47

48

49

50

51

52

53

54

55

56

57

58

59

60

61

62

63

64

65

66

67

68

69

70

71

72

73

74

75

76

77

78

79

80

123

124

125

126

127

128

129

130

131

132

133

134

135

136

137

138

139

140

141

142

143

144

145

146

147

148

149

150

151

152

153

154

155

156

157

158

159

160

VSS

DQ55

DQ53

DQ51

DQ49

VSS

DQ47

DQ45

DQ43

VCC5

DQ41

DQ39

DQ37

VSS

DQ35

DQ33

DQ31

VCC5

DQ29

DQ27

DQ25

VSS

DQ23

DQ21

DQ19

VCC5

DQ17

DQ15

DQ13

VSS

DQ11

DQ9

DQ7

VCC5

DQ5

DQ3

DQ1

VSS

VSS

DQ54

DQ52

DQ50

DQ48

VSS

DQ46

DQ44

DQ42

VCC3

DQ40

DQ38

DQ36

VSS

DQ34

DQ32

DQ30

VCC3

DQ28

DQ26

DQ24

VSS

DQ22

DQ20

DQ18

VCC3

DQ16

DQ14

DQ12

VSS

DQ10

DQ8

DQ6

VCC3

DQ4

DQ2

DQ0

VSS

PIN NAMES

TIO0 – TIO7

Tag RAM I/O

. . . . . . . . . . . . . . . . . . . . .

TWE

Tag Write Enable

. . . . . . . . . . . . . . . . . . . . . . . .

CALE

Address Latch Enable

. . . . . . . . . . . . . . . . . . .

A5 – A17

Address Inputs

. . . . . . . . . . . . . . . . . . . . . .

CWE0 – CWE7

Cache Write Enable

. . . . . . . . . . .

CAA3 –CAA4

Cache Address A

. . . . . . . . . . . . . . . .

CAB3 – CAB4

Cache Address B

. . . . . . . . . . . . . . .

COE

Cache Output Enable

. . . . . . . . . . . . . . . . . . . .

DQ0 – DQ63

Data Input/Output

. . . . . . . . . . . . . . . .

PD0 – PD4

Presence Detect

. . . . . . . . . . . . . . . . . .

VCC3

+ 3.3 V Power Supply

. . . . . . . . . . . . . . . . . . .

VCC5

+ 5.0 V Power Supply

. . . . . . . . . . . . . . . . . . .

VSS

Ground

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

NC

No Connection

. . . . . . . . . . . . . . . . . . . . . . . . . . .

For proper operation of the device, VSS must be

connected to ground.

NOTE: Signals in parentheses indicate pin designations for

burstable members of the Triton chip set module family.

MCM64AF32

2

MOTOROLA FAST SRAM

PRESENCE DETECT TABLE

Cache Size

and

Functionality

Module

PD4

PD3

PD2

PD1

PD0

256KB Async

MCM64AF32

VSS

NC

VSS

VSS

NC

512KB Async

—

VSS

VSS

NC

VSS

NC

256K Burst

—

VSS

NC

VSS

NC

VSS

256K Pipe

Burst

MCM72JG32

VSS

NC

VSS

NC

NC

512K Burst

—

VSS

VSS

NC

NC

VSS

512K Pipe

Burst

MCM72JG64

VSS

VSS

NC

NC

NC

512K 2–Bank

Burst

—

VSS

VSS

NC

VSS

VSS