3 / 31 page
CY7C1480BV25
CY7C1482BV25, CY7C1486BV25
Document #: 001-15143 Rev. *D
Page 3 of 31
Logic Block Diagram – CY7C1486BV25 (1M x 72)
BW D
BW C
BW B
BW A
BWE
GW
CE1
CE2
CE3
OE
ENABLE
REGISTER
PIPELINED
ENABLE
ADDRESS
REGISTER
ADV
CLK
BINARY
COUNTER
CLR
Q1
Q0
ADSP
ADSC
MODE
A 0, A1,A
A[1:0]
BW F
BW E
BW H
BW G
DQs
DQP A
DQP B
DQP C
DQP D
DQP E
DQP F
DQP G
DQP H
OUTPUT
REGISTERS
MEMORY
ARRAY
OUTPUT
BUFFERS
E
DQ A, DQPA
WRITE DRIVER
DQ B, DQPB
WRITE DRIVER
DQ C, DQPC
WRITE DRIVER
DQ D, DQPD
WRITE DRIVER
INPUT
REGISTERS
BYTE “a”
WRITE DRIVER
DQ E, DQPE
WRITE DRIVER
DQ F, DQPF
WRITE DRIVER
DQ G, DQPG
WRITE DRIVER
DQ H, DQPH
WRITE DRIVER
SENSE
AMPS
SLEEP
CONTROL
ZZ
DQ A, DQPA
WRITE DRIVER
DQ B, DQPB
WRITE DRIVER
DQ C, DQPC
WRITE DRIVER
DQ D, DQPD
WRITE DRIVER
DQ E, DQPE
WRITE DRIVER
DQ F, DQPF
WRITE DRIVER
DQ F, DQPF
WRITE DRIVER
DQ H, DQPH
WRITE DRIVER
[+] Feedback