2 / 26 page
CY7C1484V25
CY7C1485V25
Document #: 38-05286 Rev. *H
Page 2 of 26
Logic Block Diagram – CY7C1484V25 (2M x 36)
Logic Block Diagram – CY7C1485V25 (4M x 18)
ADDRESS
REGISTER
ADV
CLK
BURST
COUNTER AND
LOGIC
CLR
Q1
Q0
ADSP
ADSC
MODE
BW D
BW C
BW B
BW A
BWE
GW
CE1
CE2
CE3
OE
DQ D,DQP D
BYTE
WRITE REGISTER
DQ c,DQP C
BYTE
WRITE REGISTER
DQ B,DQP B
BYTE
WRITE REGISTER
DQ A, DQP A
BYTE
WRITE REGISTER
ENABLE
REGISTER
PIPELINED
ENABLE
OUTPUT
REGISTERS
SENSE
AMPS
MEMORY
ARRAY
OUTPUT
BUFFERS
DQ A, DQP A
BYTE
WRITE DRIVER
DQ B,DQP B
BYTE
WRITE DRIVER
DQ c,DQP C
BYTE
WRITE DRIVER
DQ D,DQP D
BYTE
WRITE DRIVER
INPUT
REGISTERS
A 0,A1,A
A[1:0]
SLEEP
CONTROL
ZZ
E
2
DQs
DQP A
DQP B
DQP C
DQP D
ADDRESS
REGISTER
ADV
CLK
BURST
COUNTER AND
LOGIC
CLR
Q1
Q0
ADSC
BW B
BW A
CE1
DQ B, DQP B
BYTE
WRITE REGISTER
DQ A, DQP A
BYTE
WRITE REGISTER
ENABLE
REGISTER
OE
SENSE
AMPS
MEMORY
ARRAY
ADSP
2
A[1:0]
MODE
CE2
CE3
GW
BWE
PIPELINED
ENABLE
DQs,
DQPA
DQPB
OUTPUT
REGISTERS
INPUT
REGISTERS
E
OUTPUT
BUFFERS
DQ B, DQP B
BYTE
WRITE DRIVER
DQ A, DQP A
BYTE
WRITE DRIVER
SLEEP
CONTROL
ZZ
A 0, A1, A
[+] Feedback
[+] Feedback