2 / 32 page
CY7C1480V33
CY7C1482V33
CY7C1486V33
Document #: 38-05283 Rev. *H
Page 2 of 32
Logic Block Diagram – CY7C1480V33 (2M x 36)
Logic Block Diagram – CY7C1482V33 (4M x 18)
ADDRESS
REGISTER
ADV
CLK
BURST
COUNTER
AND
LOGIC
CLR
Q1
Q0
ADSP
ADSC
MODE
BWE
GW
CE1
CE2
CE3
OE
ENABLE
REGISTER
OUTPUT
REGISTERS
SENSE
AMPS
OUTPUT
BUFFERS
E
PIPELINED
ENABLE
INPUT
REGISTERS
A 0, A1, A
BW B
BW C
BW D
BW A
MEMORY
ARRAY
DQs
DQP A
DQP B
DQP C
DQP D
SLEEP
CONTROL
ZZ
A [1:0]
2
DQ A,DQP A
BYTE
WRITE REGISTER
DQ B,DQP B
BYTE
WRITE REGISTER
DQ C,DQP C
BYTE
WRITE REGISTER
DQ D,DQP D
BYTE
WRITE REGISTER
DQ A,DQP A
BYTE
WRITE DRIVER
DQ B,DQP B
BYTE
WRITE DRIVER
DQ C,DQP C
BYTE
WRITE DRIVER
DQ D ,DQPD
BYTE
WRITE DRIVER
A0, A1, A
ADDRESS
REGISTER
ADV
CLK
BURST
COUNTER AND
LOGIC
CLR
Q1
Q0
ADSC
BW B
BW A
CE1
DQ B,DQP B
WRITE REGISTER
DQ A,DQP A
WRITE REGISTER
ENABLE
REGISTER
OE
SENSE
AMPS
MEMORY
ARRAY
ADSP
2
MODE
CE2
CE3
GW
BWE
PIPELINED
ENABLE
DQs
DQP A
DQP B
OUTPUT
REGISTERS
INPUT
REGISTERS
E
DQ A,DQP A
WRITE DRIVER
OUTPUT
BUFFERS
DQ B,DQP B
WRITE DRIVER
A[1:0]
ZZ
SLEEP
CONTROL
[+] Feedback
[+] Feedback