5 / 8 page
PDM31096
Rev. 2.4 - 5/27/98
5
1
2
3
4
5
6
7
8
9
10
11
12
PRELIMINARY
Read Cycle No. 1(4, 5)
Read Cycle No. 2(2, 4, 6)
AC Electrical Characteristics
* Vcc = 3.3V +5%
Description
-8*
-10*
–12
–15
–20
READ Cycle
Sym
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Units
READ cycle time
tRC
8
—
10—12—15—20—
ns
Address access time
tAA
—
8
—
10—12—15—20
ns
Chip enable access time
tACE
—
8
—
10—12—15—20
ns
Output hold from address change
tOH
3—3—3—3—3—
ns
Chip enable to output in low Z(1,3)
tLZCE
3—3—3—3—3—
ns
Chip disable to output in high Z(1,2,3)
tHZCE
—4—5—6—7—7
ns
Output enable access time
tAOE
—4—5—6—7—8
ns
Output Enable to output in low Z (1,3)
tLZOE
0—0—0—0—0—
ns
Output disable to output in high Z(1,3)
tHZOE
—4—4—5—6—7
ns
tRC
tAA
tOH
PREVIOUS DATA VALID
DOUT
ADDR
DATA VALID
tRC
tACE
tAA
tLZCE
tHZCE
tLZOE
tHZOE
tAOE
ADDR
CE
OE
DOUT
DATA VALID