HYS72T[256/128/64][0/2][0/2]0[G/H]R-[5/3.7]-A

Registered DDR2 SDRAM Modules

Data Sheet

9

Rev. 0.85, 2004-04

Preliminary

Block Diagrams (cont’d)

2.2 128M x 72 (1GByte) two rank DDR2 SDRAM DIMM Modules (x8 components)

HYS72T128020[G/H] on Raw Card B

CKE0

RCK E0 -> CKE :SDRAMs D0-D8

DQ36

DQ37

DQ38

DQ39

DQ32

DQ33

DQ34

DQ35

D4

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM4/DQS13

DQS4

DQS4

DQ44

DQ45

DQ46

DQ47

DQ40

DQ41

DQ42

DQ43

D5

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM5/DQS14

DQS5

DQS5

DQ52

DQ53

DQ54

DQ55

DQ48

DQ49

DQ50

DQ51

D6

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM6/DQS15

DQS6

DQS6

DQ60

DQ61

DQ62

DQ63

DQ56

DQ57

DQ58

DQ59

D7

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM7/DQS16

DQS7

DQS7

DQS16

CS DQS

DQS

DM/

RDQS

NU/

RDQS

CS DQS

DQS

DM/

RDQS

NU/

RDQS

CS DQS

DQS

DM/

RDQS

NU/

RDQS

CS DQS

DQS

DM/

RDQS

NU/

RDQS

DM1/DQS10

DQS1

DQS1

CB4

CB5

CB6

CB7

CB0

CB1

CB2

CB3

DQ20

DQ21

DQ22

DQ23

DQ16

DQ17

DQ18

DQ19

DQ12

DQ13

DQ14

DQ15

DQ8

DQ9

DQ10

DQ11

DQ28

DQ29

DQ30

DQ31

DQ24

DQ25

DQ26

DQ27

D1

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D2

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D3

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D8

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

RS0

DM2/DQS11

DQS2

DQS0

DM3/DQS12

DQS3

DQS3

DM0/DQS17

DQS8

DQS8

DQS17

DQ4

DQ5

DQ6

DQ7

DQ0

DQ1

DQ2

DQ3

DM0/DQS9

DQS0

DQS0

CS DQS

DQS

DM/

RDQS

NU/

RDQS

CS DQS

DQS

DM/

RDQS

NU/

RDQS

CS DQS

DQS

DM/

RDQS

NU/

RDQS

CS DQS

DQS

DM/

RDQS

NU/

RDQS

D0

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

DQS

DM/

RDQS

NU/

RDQS

D9

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

DQS

DM/

RDQS

NU/

RDQS

D10

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

DQS

DM/

RDQS

NU/

RDQS

D11

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

DQS

DM/

RDQS

NU/

RDQS

D12

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

DQS

DM/

RDQS

NU/

RDQS

D17

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

DQS

DM/

RDQS

NU/

RDQS

D13

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

DQS

DM/

RDQS

NU/

RDQS

D14

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

DQS

DM/

RDQS

NU/

RDQS

D15

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

DQS

DM/

RDQS

NU/

RDQS

D16

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

DQS

DM/

RDQS

NU/

RDQS

RS1

DQ-to-I/O wiring may be changed within a byte

DQ/DQS/DQS, adress and control resistors are 22 Ohms

BA 0-BA1

A0 -A13

RAS

CS1 *

CAS

WE

1:2

A0

Serial PD

A1

A2

SA0 SA1 SA2

SCL

SDA

WP

VDD,

V SS

D0 - D17

VDDQ

VREF

VDDSPD

Serial PD

D0 - D17

D0 - D17

R

E

G

I

S

T

E

R

RB A0 -RBA1-> B A0-BA1 : SDRAMs D0-D17

RA0 -RA 13-> A0 -A 13: SDR A Ms

RR A S -> RAS : SD RAMs

RS1 -> C S : SDRAMs D9-D17

RC AS -> C A S: SD RAMs

RW E -> WE : SD RAMs

CS0 *

RS0 -> C S : SDRAMs D0-D8

D0-D17

D0-D17

D0-D17

D0-D17

PCK7

RST

RESET

PCK 7

ODT0

RODT0 -> ODT : SDRAMs D0-D8

CKE1

RCK E1 -> CKE :SDRAMs D9-D17

ODT1

RODT1 -> ODT :SDRAMs D9-D17

*) CS0 connects to CRS, CS1 connects to CSR on a Register. CS1 connects to DCS and CS0 connects to CSR on another Register.

RESET, PCK7 and PCK7 connect to bother Registers. Other signals connect to one of two Registers.

CK 0

CK 0

P

L

L

PCK0-PCK6,

PCK8,PCK9

CK : SDRAMs D0-D17

RESET

OE

PCK7 -> CK

:

Register

PCK7 > CK : Register

PCK0-PCK6,

PCK8,PCK9

CK : SDRAMs D0-D17

DQS9

DQS10

DQS11

DQS12

DQS15

DQS14

DQS13