Electronic Components Datasheet Search |
|
DP83816EX Datasheet(PDF) 4 Page - Texas Instruments |
|
|
DP83816EX Datasheet(HTML) 4 Page - Texas Instruments |
4 / 108 page 3 www.national.com 5.2 TRANSMIT ARCHITECTURE . . . . . . . . . 81 5.2.1 Transmit State Machine . . . . . . . . . . . . . . . . . . . . . 81 5.2.2 Transmit Data Flow . . . . . . . . . . . . . . . . . . . . . . . . 83 5.3 RECEIVE ARCHITECTURE . . . . . . . . . . 84 5.3.1 Receive State Machine . . . . . . . . . . . . . . . . . . . . . 84 5.3.2 Receive Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . 86 6.0 Power Management and Wake-On-LAN. . 87 6.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . 87 6.2 DEFINITIONS (FOR THIS DOCUMENT ONLY) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 6.3 PACKET FILTERING . . . . . . . . . . . . . . . 87 6.4 POWER MANAGEMENT . . . . . . . . . . . . 87 6.4.1 D0 State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 6.4.2 D1 State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 6.4.3 D2 State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 6.4.4 D3hot State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 6.4.5 D3cold State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 6.5 WAKE-ON-LAN (WOL) MODE . . . . . . . . 88 6.5.1 Entering WOL Mode . . . . . . . . . . . . . . . . . . . . . . . 88 6.5.2 Wake Events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 6.5.3 Exiting WOL Mode . . . . . . . . . . . . . . . . . . . . . . . . . 89 6.6 SLEEP MODE . . . . . . . . . . . . . . . . . . . . . 89 6.6.1 Entering Sleep Mode . . . . . . . . . . . . . . . . . . . . . . 89 6.6.2 Exiting Sleep Mode . . . . . . . . . . . . . . . . . . . . . . . . 89 6.7 PIN CONFIGURATION FOR POWER MAN- AGEMENT 89 7.0 DC and AC Specifications . . . . . . . . . . . . . 90 7.1 DC SPECIFICATIONS . . . . . . . . . . . . . . . 90 7.2 AC SPECIFICATIONS . . . . . . . . . . . . . . . 91 7.2.1 PCI Clock Timing . . . . . . . . . . . . . . . . . . . . . . . . . 91 7.2.2 X1 Clock Timing . . . . . . . . . . . . . . . . . . . . . . . . . . 91 7.2.3 Power On Reset (PCI Active) . . . . . . . . . . . . . . . . 92 7.2.4 Non Power On Reset . . . . . . . . . . . . . . . . . . . . . . 92 7.2.5 POR PCI Inactive . . . . . . . . . . . . . . . . . . . . . . . . . 93 7.2.6 PCI Bus Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . 94 7.2.7 EEPROM Auto-Load . . . . . . . . . . . . . . . . . . . . . . 99 7.2.8 Boot PROM/FLASH . . . . . . . . . . . . . . . . . . . . . . 100 7.2.9 100BASE-TX Transmit . . . . . . . . . . . . . . . . . . . 101 7.2.10 10BASE-T Transmit End of Packet . . . . . . . . . 102 7.2.11 10 Mb/s Jabber Timing . . . . . . . . . . . . . . . . . . 102 7.2.12 10BASE-T Normal Link Pulse . . . . . . . . . . . . . 103 7.2.13 Auto-Negotiation Fast Link Pulse (FLP) . . . . . . 103 7.2.14 Media Independent Interface (MII) . . . . . . . . . . 104 List of Figures Figure 3-1 DP83816-EX Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 Figure 3-2 MAC/BIU Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 Figure 3-3 Ethernet Packet Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 Figure 3-4 DSP Physical Layer Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15 Figure 3-5 LED Loading Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 Figure 3-6 100BASE-TX Transmit Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 Figure 3-7 Binary to MLT-3 conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 Figure 3-8 100 M/bs Receive Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 Figure 3-9 100BASE-TX BLW Event Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 Figure 3-10 EIA/TIA Attenuation vs. Frequency for 0, 50, 100, 130 & 150 meters of CAT V cable . . . . . . . . 24 Figure 3-11 MLT-3 Signal Measured at AII after 0 meters of CAT V cable. . . . . . . . . . . . . . . . . . . . . . . . . . . 24 Figure 3-12 MLT-3 Signal Measured at AII after 50 meters of CAT V cable. . . . . . . . . . . . . . . . . . . . . . . . . . 24 Figure 3-13 MLT-3 Signal Measured at AII after 100 meters of CAT V cable. . . . . . . . . . . . . . . . . . . . . . . . . 24 Figure 3-14 10BASE-T Twisted Pair Smart Squelch Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26 Figure 3-15 Typical MDC/MDIO Read Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 Figure 3-16 Typical MDC/MDIO Write Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 Figure 4-1 Pattern Buffer Memory - 180h words (word = 18bits) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60 Figure 4-2 Hash Table Memory - 40h bytes addressed on word boundaries . . . . . . . . . . . . . . . . . . . . . . . . 62 Figure 5-1 Single Descriptor Packets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79 Figure 5-2 Multiple Descriptor Packets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80 Figure 5-3 List and Ring Descriptor Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80 Figure 5-4 Transmit Architecture. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 Figure 5-5 Transmit State Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 Figure 5-6 Receive Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 Figure 5-7 Receive State Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 List of Tables Table 3-1 4B5B Code-Group Encoding/Decoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20 Table 3-2 Typical MDIO Frame Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 Table 4-1 Configuration Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 Table 4-2 Operational Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 Table 4-3 MIB Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 Table 5-1 DP83816-EX Descriptor Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77 Table 5-2 cmdsts Common Bit Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77 Table 5-3 Transmit Status Bit Definitions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 Table 5-4 Receive Status Bit Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79 Table 5-5 Transmit State Tables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 Table 5-6 Receive State Tables. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 Table 6-1 Power Management Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Table 6-2 PM Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 |
Similar Part No. - DP83816EX |
|
Similar Description - DP83816EX |
|
|
Link URL |
Privacy Policy |
ALLDATASHEET.COM |
Does ALLDATASHEET help your business so far? [ DONATE ] |
About Alldatasheet | Advertisement | Datasheet Upload | Contact us | Privacy Policy | Link Exchange | Manufacturer List All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |