Rev. 0.2 / Sep. 2008

8

1

240pin Registered DDR2 SDRAM DIMMs

FUNCTIONAL BLOCK DIAGRAM

1GB(64Mbx72): HYMP512R72CP4 / HYMP512P72CP4

/RS0

VSS

D0

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

DQ0

DQ1

DQ2

DQ3

/DQS0

/DQS

DQS0

D1

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

/DQS1

/DQS

DQS1

D2

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

DQ16

DQ17

DQ18

DQ19

/DQS2

/DQS

DQS2

D3

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

/DQS3

/DQS

DQS3

D4

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

/DQS4

/DQS

DQS4

D5

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

/DQS5

/DQS

DQS5

D6

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

/DQS6

/DQS

DQS6

D7

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

/DQS7

/DQS

DQS7

D8

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

CB0

CB1

CB2

CB3

/DQS8

/DQS

DQS8

D9

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

DQ4

DQ5

DQ6

DQ7

/DQS9

/DQS

DQS9

D10

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

/DQS10

/DQS

DQS10

D11

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

/DQS11

/DQS

DQS11

D12

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

/DQS12

/DQS

DQS12

D13

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

/DQS13

/DQS

DQS13

D14

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

/DQS14

/DQS

DQS14

D15

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

/DQS15

/DQS

DQS15

D16

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

/DQS16

/DQS

DQS16

D17

DQS

/CS

DM

I/O0

I/O1

I/O2

I/O3

CB4

CB5

CB6

CB7

/DQS17

/DQS

DQS17

DQ60

DQ61

DQ62

DQ63

DQ52

DQ53

DQ54

DQ55

DQ44

DQ45

DQ46

DQ47

DQ36

DQ37

DQ38

DQ39

DQ28

DQ29

DQ30

DQ31

DQ20

DQ21

DQ22

DQ23

DQ12

DQ13

DQ14

DQ15

DQ8

DQ9

DQ10

DQ11

DQ24

DQ25

DQ26

DQ27

DQ32

DQ33

DQ34

DQ35

DQ40

DQ41

DQ42

DQ43

DQ48

DQ49

DQ50

DQ51

DQ56

DQ57

DQ58

DQ59

* /S0 connects to D/CS of Register1 and /CSR of Register2. /CSR of register and D/CS of register2 connects to VDD.

** /RESET,PCK7 connect to both Registers. Other signals connect to one of two Registers. /S1,CKE1 and ODT1 are NC.

P

L

L

OE

CK0

/CK0

/RESET

PCK0 to PCK6, PCK8,PCK9 = > CK : SDRAMx D0-D17

/PCK0 to /PCK6, /PCK8,/PCK9 = > /CK : SDRAMx D0-D17

PCK7 = > CK: Register

/PCK7 = > /CK: Register

SA0 SA1

SA2

W

P

SCL

SDA

A0

A1

A2

Serial PD

SCL

U0

SDA

Serial

PD

DO-D17

DO-D17

DO-D17

1. Resistor values are 22 Ohms +/- 5%.

Notes:

ODT0

CKE0

/PCK7

/WE

R

E

G

I

S

T

E

R

PCK7

/RESET

/CAS

/RAS

BA0 to BA1

A0 to A13

/CS0*

RODT0 ==> ODT0: SDRAMs D0 to D17

/RWE ==> /WE: SDRAMs D0 to D17

RCKE0 ==> CKE: SDRAMs D0 to D17

/RCAS ==>/CAS: SDRAMs D0 to D17

/RRAS ==>/RAS: SDRAMs D0 to D17

/RA0 to RA13 ==> A0 to A13: SDRAMs D0 to D17

RBA0 to RBA1 ==> BA0 to BA1: SDRAMs D0 to D17

/RS0 to /CS ==> /CS: SDRAMs D0 to D17

/RST

Register

C0

A

C1

PAR_IN

PPO

/QERR

VSS

VDD

PAR_IN

100K ohms

/Err-Out

Signals for Address and Command Parity Function

The resistors on Par_In, A13, A14, A15, BA2 and

the signal line of Err_Out refer to the section:

“Register Options for Unused Address inputs”

Register

C0

B

C1

PAR_IN

PPO

/QERR

VDD

VDD