EBE42FE8ACFR

Data Sheet E1328E30 (Ver. 3.0)

7

Block Diagram

DM /CS

DQS /DQS

DQ0 to DQ7

8

DQS0

D0

CS1

DQS9

DQS10

DQS11

DQS12

DQS13

DQS14

DQS15

DQS16

DQS17

DQ8 to DQ15

8

DQS1

/DQS0

D1

/DQS1

8

DQ16 to DQ23

DQS2

D2

/DQS2

DQ24 to DQ31

DQS3

D3

/DQS3

DQ32 to DQ39

DQS4

D4

/DQS4

DQ40 to DQ47

DQS5

D5

/DQS5

DQ48 to DQ55

DQS6

D6

/DQS6

DQ56 to DQ63

DQS7

/DQS7

CB0 to CB7

DQS8

DQ0

to DQ7

D8

/DQS8

D9

D10

D11

D12

D13

D14

D15

D16

D17

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

CS3

D18

D19

D20

D21

D22

D23

DQ0

to DQ7

D26

D27

D28

D29

D30

D31

D32

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

DQ0

to DQ7

8

8

DM /CS

DQS /DQS

DM

/CS DQS /DQS

DM

/CS DQS /DQS

DM

/CS DQS /DQS

DM

/CS DQS /DQS

DM

/CS DQS /DQS

DM

/CS DQS /DQS

DM

/CS DQS /DQS

DM

CS DQS /DQS

DM

/CS DQS /DQS

DM

/CS DQS /DQS

DM

/CS DQS /DQS

DM

/CS DQS /DQS

DM

/CS DQS /DQS

DM /CS

DQS /DQS

DM /CS

DQS /DQS

DM /CS

DQS /DQS

DM /CS

DQS /DQS

DM /CS

DQS /DQS

DM /CS

DQS /DQS

DM /CS

DQS /DQS

DM /CS

DQS /DQS

DM /CS

DQS /DQS

DM /CS

DQS /DQS

DM /CS

DQS /DQS

DM /CS

DQS /DQS

DM /CS

DQS /DQS

DM /CS

DQS /DQS

DM /CS

DQS /DQS

CS2

/CS0

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8

D24

D33

DQ0

to DQ7

DQ0

to DQ7

DM

/CS DQS /DQS

DM

/CS DQS /DQS

D25

D34

DQ0

to DQ7

DQ0

to DQ7

DM

/CS DQS /DQS

DM

/CS DQS /DQS

D35

DQ0

to DQ7

DM

/CS DQS /DQS

D7

DQ0

to DQ7

DM /CS

DQS /DQS

All address/command/control/clock

A

M

B

PN0 to PN13

/PN0 to /PN13

PS0 to PS9

/PS0 to /PS9

DQ0 to DQ63

CB0 to CB7

DQS0 to DQS17

/DQS0 to /DQS8

SCL

SDA

SA1 to SA2

SA0

/RESET

SCK/ /SCK

Notes:

1. DQ wiring may be changed within a byte.

2. There are two physical copies of each address/command excluding ECCA2/ECCA6.

3. There are four physical copies of each clock.

SN0 to SN13

/SN0 to /SN13

SS0 to SS9

/SS0 to /SS9

/CS0 -> /CS (D0 to D8)

/CS1 -> /CS (D9 to D17)

/CS2 -> /CS (D18 to D26)

/CS3 -> /CS (D27 to D35)

CKE0 -> CKE (D0 to D8, D18 to D26)

CKE1 -> CKE (D9 to D17, D27 to D35)

ODT0A -> ODT (D9 to D17)

ODT0B -> ODT (D0 to D8)

ODT1 -> ODT (D18 to D26)

ODT2 -> ODT (D27 to D35)

BA0 to BA2 (all SDRAMs)

A0, A1, A3 to A5, A7 to A13 -> (all SDRAMs)

A2, A6 -> A2, A6 (D0 to D7, D9 to D16, D18 to D25, D27 to D34)

ECCA2,ECCA6 -> A2, A6 (D8, D17, D26, D35)

/RAS (all SDRAMs)

/CAS (all SDRAMs)

/WE (all SDRAMs)

CK/ /CK (all SDRAMs)

VTT

SDA

SCL

Serial PD

WP A0 A1 A2

SA0 SA1 SA2

U0

VTT

VCC

VDD

VREF

VSS

VDDSPD

Terminators

AMB

D0 to D35, AMB

D0 to D35

D0 to D35, SPD, AMB

SPD, AMB

* D0 to D35 : 1G bits DDR2 SDRAM

U0 : 256 bytes EEPROM

SCL

SDA

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS

/RDQS