DDR SDRAM

Rev. 1.2 May. 2003

128MB, 256MB, 512MB Unbuffered DIMM

Pin Configuration (Front side/back side)

Note :

1. * : These pins are not used in this module.

2. Pins 44, 45, 47, 49, 51, 134, 135, 140, 142, 144 are used on x72 module, and are not used on x64 module.

3. Pins 111, 158 are NC for 1 Row Module[M368L1624DTM, M368(81)L3223DTM] & used for 2 Row Moduel[M368(81)L6423DTM]

Pin

Front

Pin

Front

Pin

Front

Pin

Back

Pin

Back

Pin

Back

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

VREF

DQ0

VSS

DQ1

DQS0

DQ2

VDD

DQ3

NC

NC

VSS

DQ8

DQ9

DQS1

VDDQ

CK1

/CK1

VSS

DQ10

DQ11

CKE0

VDDQ

DQ16

DQ17

DQS2

VSS

A9

DQ18

A7

VDDQ

DQ19

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

51

52

53

54

55

56

57

58

59

60

61

A5

DQ24

VSS

DQ25

DQS3

A4

VDD

DQ26

DQ27

A2

VSS

A1

CB0

CB1

VDD

DQS8

A0

CB2

VSS

CB3

BA1

DQ32

VDDQ

DQ33

DQS4

DQ34

VSS

BA0

DQ35

DQ40

62

63

64

65

66

67

68

69

70

71

72

73

74

75

76

77

78

79

80

81

82

83

84

85

86

87

88

89

90

91

92

VDDQ

/WE

DQ41

/CAS

VSS

DQS5

DQ42

DQ43

VDD

*/CS2

DQ48

DQ49

VSS

/CK2

CK2

VDDQ

DQS6

DQ50

DQ51

VSS

VDDID

DQ56

DQ57

VDD

DQS7

DQ58

DQ59

VSS

NC

SDA

SCL

93

94

95

96

97

98

99

100

101

102

103

104

105

106

107

108

109

110

111

112

113

114

115

116

117

118

119

120

121

122

123

VSS

DQ4

DQ5

VDDQ

DM0

DQ6

DQ7

VSS

NC

NC

*A13

VDDQ

DQ12

DQ13

DM1

VDD

DQ14

DQ15

CKE1

VDDQ

*BA2

DQ20

A12

VSS

DQ21

A11

DM2

VDD

DQ22

A8

DQ23

124

125

126

127

128

129

130

131

132

133

134

135

136

137

138

139

140

141

142

143

144

145

146

147

148

149

150

151

152

153

VSS

A6

DQ28

DQ29

VDDQ

DM3

A3

DQ30

VSS

DQ31

CB4

CB5

VDDQ

CK0

/CK0

VSS

DM8

A10

CB6

VDDQ

CB7

VSS

DQ36

DQ37

VDD

DM4

DQ38

DQ39

VSS

DQ44

154

155

156

157

158

159

160

161

162

163

164

165

166

167

168

169

170

171

172

173

174

175

176

177

178

179

180

181

182

183

184

/RAS

DQ45

VDDQ

/CS0

/CS1

DM5

VSS

DQ46

DQ47

*/CS3

VDDQ

DQ52

DQ53

NC

VDD

DM6

DQ54

DQ55

VDDQ

NC

DQ60

DQ61

VSS

DM7

DQ62

DQ63

VDDQ

SA0

SA1

SA2

VDDSPD

Pin Description

Pin Name

Function

Pin Name

Function

A0 ~ A12

Address input (Multiplexed)

DM0 ~ 7

Data - in mask

BA0 ~ BA1

Bank Select Address

VDD

Power supply (2.6V)

DQ0 ~ DQ63

Data input/output

VDDQ

Power Supply for DQS(2.6V)

DQS0 ~ DQS7

Data Strobe input/output

VSS

Ground

CK0,CK0 ~ CK2, CK2 ,CK2

Clock input

VREF

Power supply for reference

CKE0, CKE1(for double banks)

Clock enable input

VDDSPD

Serial EEPROM Power/Supply ( 2.3V to 3.6V )

/CS0, /CS1(for double banks)

Chip select input

SDA

Serial data I/O

RAS

Row address strobe

SCL

Serial clock

CAS

Column address strobe

SA0 ~ 2

Address in EEPROM

WE

Write enable

NC

No connection

CB0 ~ CB7(only for x72)

Check bit(Data-in/data-out)

KEY

KEY